報導指出，當詢問此消息的時候，台積電僅回應，該公司一直專注在面板級封裝技術在內的先進封裝技術的開發。消息人士表示，台積電與設備、材料供應商合作，採用最新方法研發晶片封裝技術，傳出將採用尺寸510×515mm，可使用面積是一般12吋晶圓的3倍之多。
不過，消息也強調，目前該技術仍在非常早期的階段，但業界也需要像是台積電這種擁有非常強大的資源的企業，來開發新技術。
封裝技術處在整個半導體製造後段，過去被視為技術含量不高的製程，但隨著電晶體微縮已經來到摩爾定律極限，但追求效能持續提升與成本維持，先進封裝技術被視為先進製程的延續重要關鍵，像是台積電，在扇出晶圓級封裝（FOWLP）基礎開發了整合扇出型封裝（InFO）封裝，用於蘋果iPhone手機A10晶片以後。
台積電在2020年技術論壇宣布，將旗下SoIC、InFO及CoWoS 等3D IC技術平台，並命名為「3D Fabric」，在AI浪潮開始後，將CPU、GPU、DRAM等各種晶片進行堆疊封裝，其中CoW（Chip on Wafer）指的是晶片堆疊，WoS（Wafer on Substrate）是將晶片封裝在基板上。
對於輝達來說，以GB200 晶片為例，這是由2顆B200與Grace CPU晶片封裝而成，並與8顆高頻寬記憶體（HBM）封裝，達到高速運算與加速性能表現。
台積電替輝達、AMD等半導體公司，甚至是亞馬遜以及谷歌等科技巨頭打造AI晶片，都是以目前最大的12吋矽晶圓來打造，市場人士指出，一片晶圓只能造16套B200晶片，還得達到100%良率，若能該技術能夠推出，未來能在每片晶圓上製造出更多晶片。
點擊閱讀下一則新聞
川普上任美企業續依賴台半導體 吳東亮：台灣科技廠與美絕對是合作關係
