主辦單位表示，AI運算發展已經到了關鍵轉折點，尤其是LLM快速更新，更需要大量計算來進行AI 模型訓練和各類AI推理。在此同時，因應AI時代全面來臨，IC設計與驗證將面臨巨大的挑戰，要透過不斷縮小製程來滿足性能、功耗、面積和成本的目標，對於IC設計業者來說也形成挑戰上的困難。而RISC-V開源處理器架構，在國際基金會RISC-V International的努力下，逐步形成國際標準，透過功能強大且靈活的設計元件，可設計成AI晶片以加速AI訓練與實現低耗能邊緣AI推論，則為IC產業帶來加速創新的機會。
為了讓IC設計測試相關產學研，了解半導體產業如何透過AI加速IC設計與測試驗證效率，並且認識RISC-V最新發展與AI應用，主辦單位將於9月10日至11日新竹晶宴會館舉辦「Reshape the Future with AI」系列活動，包含9月10日由Accellera與臺灣積體電路學會（TICD）所主辦的2024 DVCon Taiwan，以及9月11日則由台灣RISC-V聯盟與台灣物聯網產業技術協會所共同主辦的 2024 RISC-V Taipei Day。本系列活動極具價值，歡迎任何有興趣瞭解最先進 IC技術與AI晶片發展的相關人士參與。
DVCon為世界IC設計驗證相關領域最大型會議，2023年第一次引進台灣舉行。今年將在9月10日於新竹舉辦實體會議 DVCon Taiwan 2024，希望藉由主題演講、高峰論壇、課程及論文發表等議程，就當前IC設計及驗證所面臨的新挑戰、新議題，以及AI運算趨勢，分享最新技術與創新解法，並透過現場展覽活動，促進產學研等人員交流，進而提升IC設計驗證研究與IC產業創新發展之競爭力。
本次活動邀請來自Synopsys、Cadence、Siemens EDA、Truechip、AMD、MediaTek、Silicon Interface、Andes等IC設計產業大廠專家，針對單晶片（SOC）設計驗證、AI加速IC設計與驗證等議題發表主題演講，專家學者針對AI與工程師合作議題進行座談，並針對IC驗證測試發表最新教學課程與論文發表，現場並邀請TalentPros、TESDA、Arteris IP、Cadence、Baum、Synopsys、Perforce、Siemens、S2C、Truechip等廠商進行最新產品與技術展示。
RISC-V在AI領域的設計與應用，是6月RISC-V Summit Europe及8月RISC-V Summit China各家最關注的主題之一，從指令集架構定義、硬體實現到 AI 軟體，眾多廠商探索RISC-V 在 AI 處理器的創新設計。可以說RISC-V的高度發展與AI（尤其邊緣AI）的興起同時發生，這將為ISA提供巨大的機會，例如三星在矽谷建立RISC-V AI晶片的設計團隊已看出關鍵趨勢！
RISC-V International執行長Calista Redmond說：「RISC-V：An Open Standard」RISC-V是一項開放的國際標準，如何實現百工百業的AI，從雲到端的AI晶片處理器會為晶片設計帶來什麼樣的技術規範與轉變？
今年的RISC-V Taipei Day將邀請多位在國際RISC-V International組織中極具影響力的人物親自來台現身說法！將由台灣RISC-V聯盟林志明會長以More than AI開場，並邀請RISC-V International董事會主席Lu Dai、晶心科技蘇泓萌博士、Tenstorrent首席架構師練維漢、Rivos co-founder Mark Hayter於上午場發表主題演講、並有一場精彩對談；另外主辦單位也邀請Microchip Technical Fellow Ted Speers、Ventana CPO Travis Lanier、RISC-V Software Ecosystem (RISE)的Vice Chair Barna Ibrahim專家代表、義傳科技董事長暨執行長吳文燦博士、池安量子資安池明洋創辦人等業界領袖參與專題發表與精英座談，分享RISC-V近期技術突破與市場觀察。於會場內包含ITRI資通所(PQC)、RISE、RIVOS、Andes、Powerchip、Tenstorrent、義傳科技、中山產發中心、台灣RISC-V聯盟LLM SIG及Platform SIG、TKI售票系統等超過二十個產學研單位設置攤位，提供與會觀眾與展商互相交流研發成果與技術展示。
點擊閱讀下一則新聞
