突破台積電、SK海力士聯盟　傳三星走險招：採用4奈米打造HBM4

根據《韓國經濟日報》報導，業內人士指出，三星將採用4奈米製程，量產第六代HBM4晶片的邏輯晶粒（logic die）。邏輯晶粒位於晶片堆疊最底層，為控制DRAM的HBM晶片核心元件。直至最新一代的HBM3E，三星、SK海力士等記憶體大廠都自行生產HBM所有部分，但是HBM4需要更大的客製化空間，來滿足客戶要求，加上邏輯晶粒若採用先進製程，將可以包括更多運算功能，因此需要額外導入先進製程工藝。

業內人士表示，4奈米無疑比7奈米、8奈米貴上許多，但是晶片效能與功耗表現也更為優異。三星4奈米良率約為7成，三星也運用該製程工藝生產Galaxy S24部分地區搭載的Exynos 2400處理器，目前以10奈米製程生產HBM3E的三星，打算利用4奈米製程搶回在記憶體領域的領導地位。三星預計在由系統LSI部門主導該計畫，讓HBM4晶片的性能最大化。有消息傳出，為了因應三星的計畫，台積電與SK海力士除了在原先12奈米製程的生產之外，也要增加5奈米製程的邏輯晶粒生產。

台積電與SK海力士於4月簽署合作備忘錄，共同開發HBM4技術，預計2026年量產。為了提高效能，SK海力士當時聲明表示，雙方針對封裝在最底層的基礎裸晶（Base Die）進行效能改善，將採用先進邏輯製程，海力士將DRAM裸晶（Core Die）堆疊在Base Die之上，透過TSV技術連接，採用台積電CoWoS先進封裝技術，達到GPU控制HBM的目標。而HBM4的量產時程，也符合輝達下一代資料中心等級GPU架構平台Rubin，預期2026年問世，並搭載HBM4的進程。